

Europäisches Patentamt

European Patent Office

Office européen des brevets



(11) EP 0 924 766 A3

(12)

EUROPÄISCHE PATENTANMELDUNG

(88) Veröffentlichungstag A3: 20.09.2000 Patentblatt 2000/38

(51) Int. Cl.⁷: **H01L 27/108**, H01L 27/115, G11C 11/408

(43) Veröffentlichungstag A2:23.06.1999 Patentblatt 1999/25

(21) Anmeldenummer: 98120336.7

(22) Anmeldetag: 27.10.1998

(84) Benannte Vertragsstaaten:

AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE
Benannte Erstreckungsstaaten:

AL LT LV MK RO SI

(30) Priorität: 17.12.1997 DE 19756183

(71) Anmelder:

SIEMENS AKTIENGESELLSCHAFT 80333 München (DE)


(72) Erfinder:

- Hofmann, Franz, Dr. 80995 München (DE)
- Rösner, Wolfgang, Dr. 81739 München (DE)
- Schlösser, Till, Dr. 80339 München (DE)
- Krautschneider, Wolfgang 83104 Hohenthann (DE)
- Risch, Lothar, Dr.
 85579 Neubiberg (DE)
- Basse, Paul-Werner, von 82515 Wolfratshausen (DE)

(54) Speicherzellenanordnung, Verfahren zu deren Herstellung und Verfahren zu deren Betrieb

(57) Eine Speicherzellenanordnung enthält in einem Halbleitersubstrat eine Vielzahl Speicherzellen, die jeweils mindestens einen Auswahltransistor aufweisen, der zwischen eine Bitleitung und ein Speicherelement geschaltet ist. Die Speicherzellen sind jeweils

über eine erste Wortleitung und eine zweite Wortleitung ansteuerbar, wobei sich die erste Wortleitung und die zweite Wortleitung kreuzen. Die Speicherzellenanordnung ist insbesondere eine DRAM-Anordnung.





EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung EP 98 12 0336

	EINSCHLÄGIGE	DOKUMENTE		
Kategorie	Kennzeichnung des Dokun der maßgebliche	nents mit Angabe, soweit erforderlich, en Teile	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (IntCl.6)
Y	DE 195 19 160 C (SI 12. September 1996 * das ganze Dokumen	(1996-09-12)	1-18	H01L27/108 H01L27/115 G11C11/408
Y	US 4 168 538 A (MEU 18. September 1979 * das ganze Dokumen	(1979-09-18)	1-18	
A	PATENT ABSTRACTS OF vol. 014, no. 463 (8. Oktober 1990 (19 & JP 02 188958 A (M CORP), 25. Juli 199 * Zusammenfassung;	E-0988), 190-10-08) ITSUBISHI ELECTRIC 10 (1990-07-25)	19-21	
Α	28. Oktober 1993 (1	SUBISHI ELECTRIC CORP) 993-10-28) - Seite 6, Zeile 5;	19-21	
				RECHERCHIERTE SACHGEBIETE (Int.Ci.6)
				HO1L
				G11C
	,			
ļ				
		·- · · · · · · · · · · · · · · · · · ·		
Der vo	rliegende Recherchenbericht wu	rde für alle Patentansprüche ersteilt		
	Recherchenort	Abschlußdatum der Recherche		Prüter
	MÜNCHEN	13. Juli 2000		ckley, W
	ATEGORIE DER GENANNTEN DOK! besonderer Bedeutung sliein betrach	E : Alteres Patentok		
Y:von ande	besonderer Bedeutung in Verbindung eren Veröffentlichung derselben Kateg	mit einer D: in der Anmeldur	ng angeführtes Dol	kument
	nologischer Hintergrund tachriftliche Offenbarung schenliteratur	***************************************	·····	, Obereinstirrimendes

EPO FORM 1503 03 82 (P04C03)

ANHANG ZUM EUROPÄISCHEN RECHERCHENBERICHT ÜBER DIE EUROPÄISCHE PATENTANMELDUNG NR.

EP 98 12 0336

In diesem Anhang sind die Mitglieder der Patentfamilien der im obengenannten europäischen Recherchenbericht angeführten Patentdokumente angegeben. Die Angaben über die Familienmitglieder entsprechen dem Stand der Datei des Europäischen Patentamts am Diese Angaben dienen nur zur Unterrichtung und erfolgen ohne Gewähr.

13-07-2000

angen	Recherchenberic Ihrtes Patentdoku		Datum der Veröffentlichung	l	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
DE	19519160	С	12-09-1996	EP JP US	0744771 A 8330532 A 5817552 A	27-11-199 13-12-199 06-10-199
US	4168538	Α .	18-09-1979	DE BE FR GB IT JP	2740113 A 870261 A 2402277 A 2004691 A,B 1098717 B 54050281 A	15-03-197 02-01-197 30-03-197 04-04-197 07-09-198 20-04-197
JP	02188958	Α	25-07-1990	KEIN		
ĐE	4312651	A	28-10-1993	JP JP KR US	2824713 B 5299605 A 9615522 B 5600591 A	18-11-199 12-11-199 15-11-199 04-02-199
ĐE 	4312651	A	28-10-1993	JP KR	5299605 A 9615522 B	12-11-19 15-11-19
						-

Für nähere Einzelheiten zu diesem Anhang : siehe Amtablatt des Europäischen Patentamts, Nr.12/82

THIS PAGE BLANK (USPTO)

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

04079369

PUBLICATION DATE

12-03-92

APPLICATION DATE

23-07-90

APPLICATION NUMBER

02193153

APPLICANT: TOSHIBA CORP;

INVENTOR:

ENDO TETSUO;

INT.CL.


H01L 27/115 G11C 16/02 G11C 16/04


H01L 29/788 H01L 29/792

TITLE

NONVOLATILE SEMICONDUCTOR

MEMORY





ABSTRACT :

PURPOSE: To obtain a highly integrated EEPROM by composing a memory cell using a memory transistor having a charge storage layer and a control gate by using the sidewall of a columnar semiconductor layer isolated by lattice foirelike grooves.

CONSTITUTION: A plurality of columnar p-type silicon layers 2 isolated by lattice foirelike grooves 3 are arranged in a matrix, and the layers 2 are formed in memory cell regions. That is, oxide films 4 are buried in the bottoms of the grooves 3, and floating gates 6 are formed at sidewalls through a tunnel oxide film 5 around the layer 2. A control gate 8 is formed at the outside through an interlayer insulating film 7. The gates 8 are continuously arranged at a plurality of memory cells of one direction as word lines ML. A common source diffused layer 9 of the cell is formed in the bottom of each groove 3, and a drain diffused layer 10 of each cell is formed on the upper surface of the layer 2. Al wirings 12 to become bit lines BL for commonly connecting the layer 10 of a direction crossing the lines ML are arranged.

COPYRIGHT: (C)1992,JPO&Japio

THIS PAGE BLANK (USPTO)

⑲ 日本国特許庁(JP)

① 特許出願公開

® 公開特許公報(A) 平4-79369

⑤Int.Cl.5

識別記号

庁内整理番号

❸公開 平成 4年(1992) 3月12日

H 01 L 27/115 G 11 C 16/02 16/04 H 01 L 29/788 29/792

8831-4M H 01 L 27/10 7514-4M 29/78 4 3 4 3 7 1

9191-5L G 11 C 17/00

307 D

審査請求 未請求 請求項の数 3 (全13頁)

64発明の名称 7

不揮発性半導体記憶装置

②特 願 平2-193153

②出 願 平2(1990)7月23日

@発明者 遠藤

研究所内

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

⑪出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外3名

明 細 曹

1. 発明の名称

不揮発性半導体記憶装置

- 2. 特許請求の範囲
- (1) 半導体基板と、

この半導体基板上に格子箱状の満により分離されてマトリクス配列された複数の柱状半導体層と、

各柱状半導体層の上面に形成されたドレイン拡 散層、前記清底部に形成された共通ソース拡散層、 および各柱状半導体層の周囲の少くとも一部を取 り囲む電荷蓄積層と制御ゲートを有し、制御ゲー トが一方向の複数の柱状半導体層について連続的 に配設された電気的春き替え可能な複数のメモリ セルと、

前記制御ゲート線と交差する方向の複数のメモリセルのドレイン拡散層に接続されたピット線と、を備えたことを特徴とする不揮発性半導体記憶装置。

(2) 半導体基板と、

この半導体基板上に格子縞状の溝により分離さ

れてマトリクス配列された複数の柱状半導体層と、

前記簿底部に形成された共通ソース拡散層と、各柱状半導体層の下部の周囲の少くとも一部を取り囲む電荷蓄積層と制御ゲートを有し、その制御ゲートが一方向の複数の柱状半導体層について連続的に配設された電気的書き替え可能な複数のメモリ・トランジスタと、

各柱状半導体層の上面に形成されたドレイン拡散層と、各柱状半導体層上部の周囲の少くとも一部を取り囲むゲート電極とを有し、そのゲート電極が前記制御ゲート線と同じ方向に連続的に配設されてワード線となる複数の選択ゲート・トランジスタと、

前記制御ゲート線およびワード線と交差する方 向の複数の選択ゲート・トランジスタのドレイン 拡散層に接続されたピット線と、

を備えたことを特徴とする不揮発性半導体記憶装置。

(3) 半導体基板と、

この半導体基板上に格子縞状の溝により分離さ

れてマトリクス配列された複数の柱状半導体層と、 前記講底部に形成された共通ソース拡散層と、 各柱状半導体層の下部の周囲の少くとも一部を

取り囲む電荷蓄積層と制御ゲートを有し、その制御ゲートが一方向の複数の柱状半導体層について連続的に配設された電気的書き替え可能な複数のメモリ・トランジスタと、

各柱状半導体層の上面に形成されたドレイン拡散層と、各柱状半導体層上部の周囲の少くとも一部を取り囲むように前記制御ゲートと連続的に形成されたゲート電極とを有し、そのゲート電極が一方向の複数の柱状半導体層について連続的に配設されてワード線となる複数の選択ゲート・トランジスタと、

前記ワード線と交差する方向の複数の選択ゲート・トランジスタのドレイン拡散層に接続された ビット線と、

を備えたことを特徴とする不揮発性半導体記憶装 置。

ートに電子が注入される。この電子注入によりる。 メモリセルのしきい値電圧は正方向に移動する。 浮遊ゲートの電子を放出させるには、制御ゲート を接地してソース、ドレイン拡散層または基準が いずれかに正の高電圧を印加する。このとき浮が がートからトンネル電流によって基板側に電子が 放出される。この電子放出により、メモリセルの しきい値電圧は負方向に移動する。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、電荷蓄積層と制御ゲートを持つメモリ・トランジスタを用いた電気的書き替え可能な不揮発性半導体記憶装置(EEPROM)に関する。

(従来の技術)

ている。

また、書き込みおよび消去時にはメモリセルに高電圧を印加するために、素子分離を確実に行うことが必要である。したがって通常のLOCOS 法では素子分離領域の面積が大きくなり、これも EEPROMの大容量化を狙害する原因となって いた。

(発明が解決しようとする課題)

以上のようにEEPROMにおいて、メモリセル占有面積を小さくしてしかも、浮遊ゲートと制御ゲート間の容益を十分大きく確保することが難しくなっているという問題があった。

本発明は、この様な問題を解決した、高い書き込み、消去の効率を持つ大容量化 EEPROMを提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

リセルサイズが小さくなる。したがって、優れた 書き込み、消去効率を持つメモリセルを集積した 大容量化EEPROMを得ることができる。

(実施例)

以下、本発明の実施例を図面を参照して説明する。

第1図は一実施例のEEPPROMのメモリ)は であり、がBPROMのAAA、は を第1回のAAA、おびBPROMのがあり、 を第1回のAAA、おびBPROMのがあり、 を第1回のAAA、おびBPROMのがあり、 を第1回のAAA、おびBPROMのがあり、 を第1回のAAA、は を第1回のAAA、は を第1回のAAA、は を第1回のAAA、は を第1回のののののののでは では、ののののののでは、ののののでは では、のののののでは、のののののでは、ないののののでは、 では、ののののののでは、ないのでは、 では、のののののでは、できないのでは、 では、ののののでは、できないのでは、 では、ののののでは、 では、ののののでは、 では、ののののでは、 では、ののののでは、 では、ののののでは、 では、ののののでは、 では、ののののでは、 では、のののでは、 では、ののののでは、 では、のののでは、 では、のののでは、 では、のののでは、 ののののでは、 のののでは、 ののでは、 のの 柱状半導体層について連続的に配設されて制御ゲート線となる。また制御ゲート線と交差する方向の複数のメモリ・トランジスタのドレイン拡散層に接続されたビット線が設けられる。

本発明に係るEEPROMはまた、上述したメモリ・トランジスタの電荷器積層と制御ゲートが柱状半導体層の下部に形成され、これに重ねて、柱状半導体層の上部にその周囲の少くとも一部を取り囲むようにゲート電極が形成された選択ゲート・トランジスタが設けられる。

(作用)

本発明によるEEPROMのメモリセルはは、住状半導体層の側壁を利用して、柱状半導御御が一下の間の容量を十分大きく確保するとどかできる。また各メモリセルのビット線にのがができる。また各メモリセルのビット線にのがができる。また各メモリセルのビット線にのがができる。また各メモリセルのビット線にのがある。さらに素子分離領域が小さくでき、メモ

モリセルについて連続的に配設されて、制御ゲー ト線すなわちワード線W L (W L 1 . W L 2) となっている。満るの底部には、メモリセルの共 通ツース拡散層9が形成され、各柱状シリコン層 2 の上面には各メモリセル毎のドレイン拡散層 10が形成されている。このように形成されたメ モリセルの基板上はCVD酸化膜11により置わ れ、これにコンタクト孔が開けられて、ワード線 WLと交差する方向のメモリセルのドレイン拡散 **眉10を共通接続するピット線BL(BL)** B L 2 , …) となる A 1 配線 1 2 が配設されてい る。制御ゲート線のパターニングの祭に、セルア レイの端部の柱状シリコン層位置にPEPによる マスクを形成しておいてにその表面に制御ゲート 線と連続する多結晶シリコン膜からなるコンタク ト部14を残し、ここにピット線BLと同時に形 成されるAL 膜によってワード線となるAL 配線 13をコンタクトさせている。

この様な構造を得るための具体的な製造工程例を、第3図(a)~(e)を参照して説明する。第3

特閒平4-79369 (4)

図(a) ~ (e) は、第1図(a) に対応する断面での 工程図である。高不純物濃度のp型シリコン基板 1に低不鈍物濃度のp 型シリコン層 2 をエピタ キシャル成長させ、その表面にマスク層21を堆 積し、公知のPEP工程によりフォトレジスト・ パターン22を形成して、これを用いてマスク層 21をエッチングする (第3図(a))。そしてマ スク層21を用いて、反応性イオンエッチング法 によりシリコン層2をエッチングして、基板1に 達する深さの格子編状の構3を形成する。これに より、シリコン層2は、柱状をなして複数の島に 分離される。その後CVD法によりシリコン酸化 膜23を堆積し、これを異方性エッチングにより 各柱状シリコン層2の側壁に残す。そしてn型不 純物をイオン注入によって、各柱状シリコン層 2 の上面にそれぞれドレイン拡散層10を形成し、 溝底部には共通ソース拡散層 9 を形成する (第3 図(b))。

その後、等方性エッチングにより各柱状シリコン層 2 の周囲のに酸化膜 2 3 をエッチング除去し

を形成する。そして第2層多結晶シリコン膜を堆る。そして第2層多結晶シリコン膜を堆るして異方性エッチングによりエッチング第3図(d))。このとき制御ゲート8は、むけいのでは、第1図の縦方向によっては、いいておりによっては、でいることなったのによってが、ないのでは、マスクを用いて柱状シリコン層上にA8配線とのコンタクト部14として多結晶シリコン膜を残しておく。

最後に全面に C V D 酸化膜 1 1 を堆積し、必要なら平坦化処理を行った後、これにコンタクト孔を開けて、各メモリセルのドレイン拡散層 1 0 に接続されるピット線 1 2、および制御ゲート線に接続されるワード線となる A Q 配線 1 2、13を形成する(第3図(e))。

この実施例によるEEPROMの動作を簡単に説明する。選択ワード線および選択ピット線に正電位を与えることにより、選択されたメモリセル

次に各柱状シリコン層2の周囲に形成された浮遊ゲート6の表面に層間絶緑膜7を形成する。この層間絶緑膜7はたとえば、ONO膜とする。具体的には浮遊ゲート6の表面を所定厚み酸化した後、プラズマCVDによりシリコン窒化膜を堆積してその表面を熱酸化することにより、ONO膜

でチャネル電流が流れ、ドレイン近傍で生成される。 たホットレクトロンがアントには他に注入にに移り、そのメモリセルのしきい他はみにである。これが例えばデータとしてで、選択ワード線をOVトのもははないでは、ではいいにはいいでは、アークはははのにより、ない流れるか否かにより、でも判別する。

データ書き込みと消去の双方に、FNトンネリングを利用することも可能である。この場合者込みは、選択ワード線に正電位を与え、選択ビット線にOVを与えて、選択されたメモリセルで基板側から浮遊ゲートに電子をFNトンネリングにより注入する。

この実施例によれば、格子編状の満底部を分離領域として、柱状シリコン層が配列され、この柱状シリコン層の周囲を取り囲むように形成さ

特閒平4-79369 (5)

れた浮遊ゲートを持つメモリセルが構成される から、メモリセルの占有面積が小さい、高集積化 EEPROMが得られる。しかも、メモリセル占 有面積が小さいにも拘らず、浮遊ゲートと制御ゲ ート間の容量は十分大きく確保することができる。 なお実施例では、マスクを用いることなく各メ モリセルの制御ゲートを一方向について連続する ように形成した。これは、柱状シリコン層の配置 が対称的でない場合に初めて可能である。すなわ ち、ワード線方向の柱状シリコン層の隣接間隔を、 ビット線方向にそれより小さくすることにより、 ピット線方向には分離され、ワード線方向に繋が る制御ゲート線がマスクなしで自動的に得られる。 これに対して例えば、柱状シリコン層の配置を対 称的にした場合には、PEP工程を必要とする。 具体的に説明すれば、第2層多結晶シリコン態を 厚く堆積して、PEP工程を経て、制御ゲート線 として連続させるべき部分にこれを残すように選 択エッチングする。ついで第3階多結晶シリコン 膜を堆積して、実施例で説明したと同様に側壁残

しのエッチングを行う。 柱状シリコン層の配置が対称的でない場合にも、 その配置の間隔によっては実施例のように自動的に連続する制御ゲート線が形成できないこともある。 この様な場合にも、上述のようなマスク工程を用いることにより、 一方向に連続する制御ゲート線を形成すればよい。

また実施例では、浮遊ゲート構造のメモリセルを用いたが、電荷蓄積層は必ずしも浮遊ゲート構造である必要はなく、電荷蓄積層を多層絶録膜へのトラップにより実現している例えばMNOS構造の場合にも本発明は有効である。

第4図はその様なMNOS編造のメモリセルを用いた場合の実施例の第2図(a)に対応する断面図である。第2図と対応する部分には同じ符号を付して詳細な説明は省略する。電荷蓄積層となる積層絶線膜24は、トンネル酸化膜とシリコン窒化膜の積層構造、またはその窒化膜表面にさらに酸化膜を形成した構造とする。

第1 図では、柱状シリコン層 2 が円柱状である 場合、すなわち上面が円形である場合を示してい

る。この柱状シリコン層の外形は円柱状でなくてもよく、例えば第5図に示すように、四角形パターンで柱状シリコン層を形成してもよい。ただし、柱状シリコン層の大きさが加工限界近くまで小さい場合には、設計パターンが四角形であっても、コーナーに丸みがつく結果、実質的に第1図と同様のものとなる。

ところで、上記実施例のような1トランジスタングは、メモリ・トランジスタが過消さればない。 一部位が0Vであってはしまい。 位が負の状態になると、非選択でもセルを確実が流れることになり、不都合である。これを確実に防止するためには、メモリ・トランジスタを用いることが望ましい。以下にその様な実施例を説明する。

第6図はそのような実施例のEEPROMの平面図であり、第7図(a)(b)はそれぞれ第6図のAーA′、BーB′断面図である。これらの図で先の実施例と対応する部分には先の実施例と同一符号を付して詳細な説明は省略する。なお第6図

の平面図に於いては、選択ゲート・トランジスタ のゲート電極が連続して形成される選択ゲート線 は、複雑になるので示していない。

先の実施例と同様に柱状シリコン層 2 が満 3 に より分離されて配列形成され、各シリコン層2の 上面にドレイン拡散層10か形成され、満3の底 部に共通ソース拡散層9が形成される。メモリセ ルはこの様な柱状シリコン層2の下部に、先の実 施例と同様に、トンネル酸化膜5を介して浮遊ゲ ート6が形成され、さらに層間絶縁膜7を介して 制御ゲート8が形成されて、メモリ・トランジス タが構成される。そして柱状シリコン層2の上部 には、メモリ・トランジスタと同様にその周囲を 取り囲むように、ゲート酸化膜31を介してゲー ト電極32が配設されて選択ゲート・トランジス 夕が構成されている。このトランジスタのゲート 電極32は、メモリセルの制御ゲート8と同様に、 制御ゲート線と同じ方向には連続して配設されて 選択ゲート線となる。この様にメモリ・トランジ スタおよび選択ゲート・トランジスタが、満の内

特閒平4-79369 (6)

部に重ねられた状態で埋込み形成される。制御ゲート線は、その一端部を先の実施例と同様にシリコン層表面にコンタクト部14として残し、選択ゲート線も制御ゲートと逆の端部のシリコン層にコンタクト部15を残して、これらにそれぞれワード線WLおよび制御ゲート線CGとなるAg配線13、16をコンタクトさせている。

第8図(a) ~(g) はこの実施例のEEPROMの製造工程を示す第7図(a) にp~型シリコン基板1にp~型シリコンを用いてウェスクをサインをサインをサインをサインをサインをサインを開発して、シリコンの製造をサインを関係を対して、シリコンのでは、たの実施例と同様であるという。その後トンネル酸を増入しては、発力をはなり、第1層多結はなり、第1層多には、ケーのでは、ケートのでは、ケートのでは、ケーのでは、ケートのでは、ケーンでは、ケートのでは、ケートのでは、ケートのでは、ケートのでは、ケートのでは、ケーのでは、ケートのでは、ケートのでは、ケートのでは、ケートのでは、ケートのでは、ケートのでは、ケートのでは、ケートのでは、ケートのでは、ケートのでは、ケーンでは、ケー

なお、制御ゲート線および選択ゲート線はそれぞれ異なる蟷部において、柱状シリコン磨上面にコンタクト部14、15が形成されるように、多結晶シリコン膜エッチングに際してマスクを形成しておく。

最後にCVDシリコン酸化膜112を堆積して、コンタクト孔を開けて、AIの蒸着、パターニングにより、ビット線BLとなるAI配線12、制御ゲート線CGとなるAI配線13および、ワード線WLとなるAI配線16を同時に形成する

ついで先の実施例と同様に層間絶縁膜6を形成し た後、第2層多結晶シリコン膜を堆積し、これを 異方性エッチングによりエッチングして、やはり 柱状シリコン層2の下部に制御ゲート8を形成す る (第8図(d))。制御ゲート8は、一方向に連 統して制御ゲート線となる。そして不要な層間絶 緑膜7およびその下のトンネル酸化膜2をエッチ ング除去した後、CVDシリコン酸化膜111 を 堆積し、これをエッチングして満るの途中まで、 すなわちメモリセルの浮遊ゲートフおよび制御ゲ - ト 8 が 隠れるまで埋め込む (第 8 図 (e))。 そ の後露出した柱状シリコン層2の上部に熱酸化に より2001程度のゲート酸化膜31を形成した 後、第3層多結晶シリコン膜を堆積し、これを異 方性エッチングによりエッチングしてMOSトラ ンジスタのゲート電極32を形成する(第8図 (f))。このゲート電極32も制御ゲート線と同 じ方向に連続的にパターン形成されて選択ゲート 線となる。選択ゲート線もセルフアラインで連続 的に形成することができるが、メモリセルの制御

(第8図(g))。

第9図(a) は、この実施例のEEPROMの1 メモリセルの要部断面構造を平面構造に置き換え て示し、同図(b) は同じく等価回路を示している。 第9 図を用いてこの実施例の E E P R O M の動 作を簡単に説明すれば、次の通りである。まず書 込みにホットキャリア注入を利用する場合の書込 みは、選択ワード線W L に十分高い正電位を与え、 選択制御ゲート線CGおよび選択ピット線BLに 所定の正電位を与える。これにより選択ゲート・ トランジスタQs を介して正電位をメモリ・トラ ンジスタQcのドレインに伝達して、メモリ・ト ランジスタQc でチャネル電流を流して、ホット キャリア注入を行う。消去は、選択制御ゲート CGをOVとし、ワード線WLおよびピット線 BLに高い正電位を与えて、ドレイン側に浮遊ゲ ートの電子を放出させる。一括消去の場合には、 共通ソースに高い正電位を与えれてソース側に電 子を放出させることもできる。読出し動作は、ワ ード線WLにより選択ゲート・トランジスタQs

特閒平4-79369 (ア)

を開き、制御ゲート線 C G の統出し電位を与えて、 電流の有無により * O * , * 1 * 判別を行う。

電子注入にFNトンネリングを利用する場合には、選択制御ゲート線CGおよび選択ワード線WLに高い正電位を与え、選択ピット線BLをOVとして、基板から浮遊ゲートに電子を注入する。

この実施例によれば、選択ゲート・トランジスタがあるため、過消去状態になっても誤動作しないEEPROMが得られる。

ところでこの実施例では、第9図(a)に示えたの実施例では、第9QRSはがサートラスを関係ないないないないでは、シジスタQCの間には扱いないないないないでは、では、ないのの側である。メモリンジののは、からのののののでは、メモリンジスタのには、メモリ・トランジスタのには、メモリ・トランジスタのには、メモリ・トランジスタのには、メモリ・トランジスタのには、メモリ・トランジスタのには、メモリ・トランジスタのには、メモリ・トランジスタのには、メモリ・トランジスタのには、メモリ・トランジスタのには、メモリ・トランジスタのには、メモリ・トランスタのには、メモリ・トランスタのでは、メモリ・トランスタのでは、メモリ・トランスタスタスを受ける。

方式としてホットエレクトロン注入方式を用いる 場合に採用することができる。

第12図は、一つの柱状シリコン層にNAND型メモリセルを構成した実施例である。先の実施例と対応する部分には先の実施例と同一符号を付して詳細な説明は省略する。この実施例ではシリコン層2の最下部に選択ゲート・ランジスタQs2を形成しているのは、サート・トランジスタQs2を形成しているのはでいる。とにより得造はより得られる。

第 1 3 図 (a) (b) はそれぞれ先の実施例の第 7 図 (a) (b) に対応する断面図である。この実施例では、メモリ・トランジスタの制御ゲート 8 と選択ゲート・トランジスタのゲート電極3 2 とを連続的に一体的に形成している。

第14図(a) ~(e) はこの実施例の製造工程断面図である。先の実施例と同様のウェハにマスクを用いて溝3をエッチング形成し、ソース拡散層

部に十分な。 H。 レベル電位を伝達するために、この分離酸化 限厚が 3 0 0 ~ 4 0 0 4 程度であるとが必要になる。この様な像小間隔は、先の製造工程で説明した C V Dによる酸化酸埋込みのみでは実際上は困難である。したがって C V D 酸化膜型込みは浮遊ゲート 6 および制御ゲート 8 が節出する状態とし、選択ゲート・トランジスタ用のサート酸化の工程で同時に浮遊ゲート 6 および制御ゲート 8 の露出部に薄い酸化膜を形成する方法が望ましい。

第10図は上記実施例におけるメモリ・トランジスタを、第4図の実施例と同様のMNOS構造とした実施例である。

第 1 1 図は、上記実施例において、メモリ・トランジスタと選択ゲート・トランジスタを逆にした実施例すなわち、柱状シリコン層 2 の下部に選択ゲート・トランジスタを形成した実施例の第 7 図 (a) に対応する断面図である。共通ソース側に選択ゲート・トランジスタを設けるこの構造は、客き込み

9 およびドレイン拡散層10を形成した後、トンネル酸化膜 5 を形成し、柱状シリコン層 2 のの工程は、大下で変施例と変わらない(第14図(a)~(c))。そのの後、浮遊ゲート6上の層間絶線膜 7 と選択時間があるは熱酸化によって形成し、第2層多結晶が同じ、大が明り、大ば熱酸化によって形成し、第2層の堆積と異方性エッチングによって形成りに形の増積と異方性を連続的に形がある。で第14図(d))。そして C V D 酸化膜 1 1 にコンタクト孔を開けて全面を 覆い、これにコンタクト孔を開けて A g 配線 1 2を形成する(第14図(e))。

第 1 5 図は、この実施例のメモリセルの要部断面構造を、第 8 図 (a) に対応させて示したものである。

この実施例によるEEPROMの動作も先の実施例と基本的には同様である。ただし、メモリ・トランジスタの制御ゲートと選択ゲート・トランジスタのゲート電極が共通であるから、消去動作は、共通ソースSに正電位を与え、ワード線WL

特閒平4-79369 (8)

(すなわち制御ゲート線 C G) を O V として、浮遊ゲートの電子を ソース拡散層側に放出させることで行われる。

この実施例によっても、先の実施例と同様の効果が得られる。

第13図および第14図で説明した実施例においても、メモリ・トランジスタとして浮遊ゲート構造に代り、MNOS構造を用いることができることはいうまでもない。

[発明の効果]

以上述べたように本発明によれば、格子編状満によって分離された柱状半導体層の側壁を利用して、電荷蓄積層と制御ゲートを持つメモリ・トランスタを用いたメモリセルを構成することにより、制御ゲートと電荷蓄積層間の容量を十分大きく確保してしかもメモリセル占有面積を小さくして高集積化を図ったEEPROMを得ることができる。

4. 図面の簡単な説明

第1図は本発明の一実施例のEEPROMの平

第 1 2 図 は N A N D 構造とした実施例の E E P R O M を示す断面図、

第 1 3 図 (a) (b) はさらに他の実施例の EEPROMを第 7 図 (a) (b) に対応させて示す 断面図、

第14図(a) ~(e) はその製造工程を示す断面図、

第15図は平面構造に置き換えて示す断面図である。

1 … p型シリコン基板、 2 … p ⁻ 型シリコン層、 3 … 格子編状溝、 4 … シリコン酸化膜、 5 … トンネル酸化膜、 6 … 存遊ゲート、 7 … 層間絶繰膜、 8 … 制御ゲート、 9 … 共通ソース拡散層、 1 0 … ドレイン拡散層、 1 1 … C V D 酸化膜、 1 2 … A & 配線(ピット線)、 1 3 … A & 配線(ワード線)、 1 4 、 1 5 … コンタクト部、 3 1 … ゲート酸化膜、 3 2 … ゲート電極、 2 4 … 積層絶繰膜。

出願人代理人 弁理士 鈴 江 武 彦

面図、

第2図(a) (b) は第1図のA — A′および B — B′断面図、

第3図(a)~(e)は製造工程を示す断面図、

第 4 図は M N O S 構造を用いた実施例の E E P R O M を示す断面図、

第5図は他の実施例のEEPROMを示す平面図、


第6図はさらに他の実施例のEEPROMを示す平面図、


第7図(a) (b) は第6図のA — A′およびB — B′断面図、

第8図(a)~(g) はその製造工程を示す断面図、 第9図(a)(b) は平面構造に置き換えて示す断 面図と等価回路図、

第10図はMNOS構造を用いた実施例の EEPROMを示す断而図、


第11図はメモリ・トランジスタと選択ゲート・トランジスタの配置を逆にした実施例の EEPROMを示す断面図、








第 3 図


特別平4-79369 (9)















特閒平4-79369 (11)














特閒平4-79369 (12)


















第 12 図


特閒平4-79369 (13)














INIS PAGE BLANK (USPTO)